随着芯片工艺制程的不断缩小和晶体管数量的指数级增加，电源核签周期被拉长，成为制约芯片交付周期的关键瓶颈。为了解决这一问题，「芯晓科技」推出了首款数字电源签核工具「IcPower」，支持7nm等先进工艺，速度是国外大厂工具的4.5-8.5倍，目前已在国内多家芯片厂商的芯片设计环节投入使用。通过分布式矩阵求解技术，IcPower将电源核签效率提高了3-10倍，显著缩短了分析时间。同时，芯晓科技还致力于打造完整的芯片设计平台，以抓住国产替代的机遇。
--91likeyou---
而随着芯片工艺制程不断缩小，晶体管数量指数级增加，电源核签的周期被进一步不断拉长，一次完整的电源签核往往需要几周时间之久。如果分析结果不理想，设计工程师还需要根据反馈修改版图，再重复一轮电源签核。
针对这一行业痛点，芯晓科技运用分布式矩阵求解技术，打破电源核签效率制约芯片交付周期瓶颈。公司推出的首款数字电源签核工具“IcPower”，支持7nm等先进工艺，能满足百亿门级芯片电源，在典型测试用例中速度是国外大厂工具的4.5-8.5倍，目前已在国内多家芯片厂商的芯片设计环节投入使用。
1.采用分布式求解技术，提高电源核签效率3-10倍
谢卓在创办芯晓科技以前，曾任国际知名EDA厂商Cadence电源完整性分析工具Voltus的中国技术团队负责人。
据他介绍，分布式求解的核心技术思路，来源于计算数学领域的“区域分解法”，通过将电源核签的巨大矩阵拆分为许多可以高效计算的小矩阵，用多台计算机并行运算，从而缩短整体求解时间，每个分析工具在求解大规模问题时候都会采用类似方法，但难点在于各个工具求解的效率会参差不齐。
谢卓表示，难点同时集中在算法和工程两方面。
一是要切得“科学”，也就是针对电源网络稀疏矩阵的特性，采用基于图论的智能区域分解算法，将百亿级的全局矩阵科学地切分为多个子矩阵，最小化子矩阵间的边界耦合。
二是需要运用分布式矩阵求解器优化节点间的通信拓扑和消息传递机制，大幅降低分布式环境下的网络通信开销。在分布式切分求解过程中，还需要引入严格的数值稳定性控制算法，确保分布式计算与单机高精度求解器的结果，达到数学意义上的严格一致，从而满足先进制程严苛的签核精度要求。
芯晓科技正是凭借团队在算法和工程层面的技术积累和创新，使IcPower相比国外工具速度提升上3-5倍，“对于一些耗时特别长的动态分析，部分测试水平可以做到10倍以上的速度提升，以前需要跑几周的电源签核，IcPower几天就能完成。”谢卓表示。
IcPower实测性能对比
2.抓住国产替代红利，致力于打造芯片设计平台
和许多近几年出现的EDA工具初创企业一样，芯晓科技切入电源签核赛道也是想抓住当下EDA行业“国产替代”的窗口期。
全球EDA市场长期被Synopsys（新思科技）、Cadence（楷登电子）、Siemens EDA（西门子EDA）三大巨头垄断。中国银河证券报告显示，三家在全球市场中的份额约为74%。而近年来不断升级的中美科技博弈，使越来越多国内芯片开始重视使用国产工具，将其作为替代或备份方案。
谢卓透露，2025年芯晓科技营收达到数百万元。“软件的研发成本基本是固定的，客户越多，盈利能力就能越强。”
但他也坦承，拓展客户是当下商业化的难点。“客户往往担心创业公司难以保证产品供应的持续性，因此首选规模更大的企业规模，虽然大公司在创新上的能力可能比不上创业公司。”
2026年下半年，芯晓科技计划开启天使轮后的新一轮融资，重点引入产业方资金，目的是在市场拓展方面获得更多帮助。
以华为提出的“韬（τ）定律”为代表，随着摩尔定律逐渐逼近物理极限，芯片行业正在从制程微缩转向纵向堆叠，这对电源核签来说意味着分析规模将呈指数级增长。
“底层技术积累越强，在这个方向上就越有竞争力。”谢卓表示，接下来芯晓科技的产品路线图也将围绕这一趋势展开，下半年将推出热分析和应力分析产品，支撑完整的热电耦合分析，帮助客户在3DIC设计早期发现芯片堆叠带来的发热和热应力问题。
此外，芯晓科技也在探索AI智能体在芯片设计中的应用，使客户通过自然语言就可以调用工具并完成各类设计任务，最终打造一个AI驱动，并能够接入其他EDA工具的芯片设计平台。
芯晓科技规划的这条路径最终能否走通，不仅取决于核心技术能否在更多场景中得到验证，还要看未来客户的规模化采购意愿，以及资本市场对公司发展潜力的持续信心。
🔥 热词：#自研高性能分布式解决方案 · #「芯晓科技」将芯片电源签核周期从几周缩短至几天 · #水下项目 · #一枚先进制程芯片从设计、验证 · #到流片、制造 · #需要经过上百个环节。其中电源签核 · #Sign · #off